- 相關(guān)推薦
新型數(shù)字化可編程頻率合成器
摘要：頻率合成器是從一個(gè)或多個(gè)參考頻率中產(chǎn)生多種頻率的器件。它在信息通信方面得到了廣泛的應(yīng)用，并有新的發(fā)展。本文主要介紹新型數(shù)字化可編程頻率合成器的原理、特點(diǎn)及其在傳輸測(cè)量儀中的應(yīng)用。關(guān)鍵詞：PLL 頻率合成器 可編程控制
隨著數(shù)字技術(shù)的飛速發(fā)展,使頻率合成技術(shù)也躍上了一個(gè)新的臺(tái)階。 傳統(tǒng)的頻率合成器,通常從一排晶體振蕩器產(chǎn)生的各種頻率通過開關(guān)進(jìn)行頻率混合,或者采用鎖相(PLL) 技術(shù)實(shí)現(xiàn)頻率合成。如在八十年代初研制的撛夭ㄈ郝紛遠(yuǎn)?饈砸菙中使用的頻率合成器即是PLL技術(shù),其原理見圖1：
圖1 采用PPL技術(shù)的頻率合成器方框圖
該合成器是由程序分頻器、 鑒相器及壓控振蕩器三大部分組成, 從晶振束的100KHz 標(biāo)準(zhǔn)信號(hào)經(jīng)100 分頻后得1KHz的基準(zhǔn)頻率fR,壓控振蕩頻率f1通過程序分頻得到頻率fM,fM和fR同時(shí)加到鑒相器進(jìn)行比較。只有當(dāng)fR和fM完
全同頻同相時(shí),環(huán)路平衡被鎖定,即fR=fM。可見, 當(dāng)環(huán)路鎖定時(shí),壓控振蕩器的輸出頻率完全決定于程序分頻器的分頻比,即 f1= M·fR ,只要改變分頻比M,便可使f1改變,從而得到所需的各個(gè)頻率點(diǎn)。在撊郝紛遠(yuǎn)?饈砸菙中,從2.5-4.2MHz頻段內(nèi),產(chǎn)生43個(gè)頻率點(diǎn)。
使用PLL 技術(shù)實(shí)現(xiàn)的頻率合成器在性能上較之RC、LC振蕩源有很大提高,但外圍電路復(fù)雜,且受外界干擾,分辨率難以提高,其他指標(biāo)也不理想。 近年來，數(shù)字化可編程頻率合成器(簡稱DDS)的出現(xiàn), 使頻率合成技術(shù)大大地前進(jìn)了一步。96年推出的DDS9850其頻率分辨率0.0291Hz,頻率準(zhǔn)確度可控制到4×109分之一, 噪音電平-70dB以下,諧波失真衰減≥55dB,先進(jìn)的CMOS工藝不僅使AD9850性能一流,而且功耗小,在3.3V 供電時(shí), 僅為155mW,其基本結(jié)構(gòu)框圖見圖2。
圖2中正弦查詢表是一個(gè)可編程存儲(chǔ)器(PROM),存有一個(gè)或多個(gè)完整周期的正弦波數(shù)據(jù),在時(shí)鐘fc的驅(qū)動(dòng)下,地址計(jì)數(shù)器逐步經(jīng)過PROM,地址中相應(yīng)的數(shù)字信號(hào)輸入到N位數(shù)模轉(zhuǎn)換器(DAC)的輸入端，DAC輸出模擬信號(hào), 經(jīng)低通濾波器(LPF),可得到一個(gè)頻譜純凈的正弦波。
圖2 可編程控制DDS系統(tǒng)
系統(tǒng)的核心是相位累加器,它由一個(gè)加法器和一個(gè)N位相位寄存器組成,一般為24～32位,每束一個(gè)時(shí)鐘fc相位寄存器以步長M增加。相位寄存器的輸出與相位控制字相加,然后輸入到正弦查詢表地址上, 正弦查詢表包含一個(gè)周期正弦波的數(shù)字幅度信息,每個(gè)地址對(duì)應(yīng)正弦波中0度～360度范圍的一個(gè)相位點(diǎn)。 查詢表把輸入的地址相位信息映射成正弦波幅度信號(hào),驅(qū)動(dòng)DAC輸出模擬量。
圖3 DDS9850功能框圖
相位寄存器,每經(jīng)過2↑ N /M個(gè)fc時(shí)鐘后回到初始狀態(tài),相應(yīng)的正弦查詢表經(jīng)過一個(gè)循環(huán)回到初始位置, 整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波, 周期為T0=Tc· 2↑N /M, 頻率fout = M·fc/2↑N,相位累加器輸出N位并不全部加到查詢表, 而要截?cái)鄡H留高端13～15位,減小了查詢表長度,但并不影響頻率分辨率。 DDS9850控制簡單,可用8 位并行口或串行口直接輸入頻率,相位等控制數(shù)據(jù),其工作原理如圖3。
它采用32位相位累加器,截?cái)喑?4位, 輸入正弦查詢表,查詢表輸出截?cái)喑?0位輸入到DAC。DAC輸出兩個(gè)互補(bǔ)的模擬電流接到濾波器上,外接一電阻RSET調(diào)節(jié)DAC 滿量程輸出電流,其調(diào)節(jié)關(guān)系是ISET=32( 1. 248V/RSET),
滿量程電流為10～20mA。
DDS9850內(nèi)部有高速比較器接到DAC濾波輸出端,就可直接輸出一個(gè)抖動(dòng)很小的脈沖序列,此脈沖輸出可用作ADC器件的采樣時(shí)鐘。9850用5位斷據(jù)字節(jié)控制相位,允許相位按增量180度、90度、45度、22.5度、11.25 度移動(dòng)
或進(jìn)行組合。
DDS9850有40位寄存器,32位用于頻率控制,5 位相位控制,1位電源休眠功能,2位廠家保留測(cè)試控制,這40位控制字可通過并行方式或串行方式裝入到DDS9850。在并行裝入方式中,通過8位總線D7....D0重復(fù)5次裝入寄存器,在FQ-VD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率和相位及控制數(shù)據(jù)寄存器,從而更新D
【新型數(shù)字化可編程頻率合成器】相關(guān)文章：
數(shù)字頻率合成器的FPGA實(shí)現(xiàn)03-07
基于Delta-Sigma調(diào)制的分?jǐn)?shù)頻率合成器的研究03-07
基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)03-19
實(shí)現(xiàn)直接數(shù)字頻率合成器的三種技術(shù)方案03-19
數(shù)字化檔案03-21
英語新型課堂的探究03-16