- 相關推薦
用XC9572實現HDB3編解碼設計
摘要：介紹了HDB3編解碼的原理和方法，給出了用CPLD（Complex Programmable Logic Device）實現E1信號HDB3編解碼的方法，同時給出了它的實現原理圖，最后給出了XILINX的XC9500系列可編程邏輯器件的開發流程。１ ＸＣ９５７２ 器件介紹
ＸＣ９５７２是ＸＩＬＩＮＸ公司生產的一款高性能可編程邏輯器件。它內含４個３６Ｖ１８功能塊，并具有１６００個可用系統門。其系統結構如圖１所示。從結構上看，ＸＣ９５７２包含三種單元，即宏單元、可編程Ｉ／Ｏ單元和可編程內部連線。其主要特點如下：
●所有可編程管腳間的腳對腳延時均為５ｎｓ；
●系統的時鐘速度可達到１２５ＭＨｚ；
●具有７２個宏單元和１６００個可用系統門；
●可編程次數為１００００次；
●可采用５Ｖ在線編程和擦除；
●擁有強大的管腳鎖定能力；
●每個宏單元都具有可編程低功耗模式；
●未用的管腳有編程接地能力；
●提供有編程保密位，可對設計提供加密保護以防止非法讀取；
●外部Ｉ／Ｏ引腳與３．３Ｖ和５Ｖ兼容。
２ ＨＤＢ３的編解碼及實現原理
ＨＤＢ３碼（三階高密度雙極性碼）是基帶電信設備之間進行基帶傳輸的主要碼型之一。它的主要特點是易于提取時鐘、不受直流特性影響、具有自檢能力、連令串小于３個等。
Ｅ１信號是我國和歐洲國家電信傳輸網一次群使用的傳輸系統。Ｅ１信號由３２個６４ｋｂｐｓ的ＰＣＭ話路經過時分復用形成。ＣＣＩＴＴ建議Ｇ．７０３標準詳細規定了ＨＤＢ３碼用于Ｅ１信號的標準。
用ＸＣ９５７２實現Ｅ１信號的ＨＤＢ３編解碼電路比較簡單，而且無需可調整外圍電路。本設計使用了ＰＣ４４封裝形式的ＸＣ９５７２可編程邏輯器件共有３０個可編程ＩＯ引腳、６個電源引腳和４個ＪＴＡＧ引腳。整個設計使用了ＸＣ９５７２器件８０％的容量。圖２所示是其實現電路圖。
ＨＤＢ３碼是ＡＭＩ（Ａｌｔｅｒｎａｔｅ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）碼的改進型。ＡＭＩ碼是用交替極性的脈沖表示碼元“１”，用無脈沖表示碼元“０”。為了防止電路長時間出現無脈沖狀態，ＨＤＢ３碼的編碼規則是：當沒有４個或４個連續的“０”碼時，就按ＡＭＩ碼規則編碼；當出現４個或４個連續的“０”碼時，每４個連續“０”的第一個“０”的變化應視它前面相鄰的“１”的情況而定，如果它的前一個“１”的極性與前一個破壞點的極性相反而本身就是破壞點，則４個連續的“０”的第一個仍保持“０”；如果它的前一個“１”的極性與前一個破壞點的極性相同而本身就是破壞點，則第一個“０”改為“１”。這一規則保證了相繼破壞點具有交替的極性，因而不會引入直流成分。４個連續“０”的第２，３個總是“０”。４個連續的“０“的第４個改為“１”，而極性與它前一個“１”的極性相同（破壞點極性交替規則）。在接收端，如果相繼接收到兩個極性相同的“１”?它的前面有３個連續的“０”?則將后一個“１”改為“０”?如果它的前面有２個連續的“０”，則將前后兩個“１”改為“０”，這樣就恢復了原來的數據信號。下面是一個ＨＤＢ３碼的例子：
其中：Ｖ代表破壞點，＋Ｖ表示＋１，－Ｖ表示－１，＋Ｂ表示＋１，－Ｂ表示－１。
圖2 HDB3編解碼電原理圖
在根據上述原理實現ＨＤＢ３編解碼的圖２電路中，ＢＮＣ１插頭送來的ＨＤＢ３信號經變壓器Ｔ１、Ｕ４及外圍器件組成的單雙變換電路后將轉換成兩路單極性碼并送給可編程邏輯電路?ＸＣ９５７２?Ｕ５的４３、４４腳，然后經過可編程邏輯電路內部解碼后，從可編程邏輯電路?ＸＣ９５７２?Ｕ５的２４、２５腳輸出數據和時鐘。從Ｕ５的２６、２７引腳輸入的數據和時鐘經其內部編碼后，將從其２和８腳輸出，而后再經過Ｕ３以及外圍器件和變壓器Ｔ１組成的單雙變換電路形成ＨＤＢ３碼，并從ＢＮＣ２插頭輸出。
３ ＦＯＵＮＤＡＴＩＯＮ ＩＳＥ ４．２Ｉ開發工具
ＦＯＵＮＤＡＴＩＯＮ ＩＳＥ ４．２Ｉ是開發ＸＩＬＩＮＸ公司可編程邏輯產品（包括ＣＰＬＤ和ＦＰＧＡ系列）的軟件工具包。利用ＦＯＵＮＤＡＴＩＯＮ ＩＳＥ ４．２Ｉ提供的設計環境和設計工具，可以靈活高效地完成各種數字電路設計。在ＦＯＵＮＤＡＴＩＯＮ ＩＳＥ ４．２Ｉ的設計環境下，對ＣＰＬＤ和ＦＰＧＡ進行設計的過程如下：
（１） ＦＯＵＮＤＡＴＩＯＮ ＩＳＥ ４．２Ｉ的設計輸入有圖形輸入和文本輸入兩種方式。此外，符號編輯器用于編輯用戶的模塊符號。在本系統中，筆者使用Ｖｅｒｉｌｏｇ ＨＤＬ語言作為文本輸入方式。
（２） 設計實現是在ＦＰＧＡ或ＣＰＬＤ器件內物理地實現所需的邏輯。這個過程由ＦＯＵＮＤＡＴＩＯＮ ＩＳＥ ４．２Ｉ中的核心部分編譯器完成。它可依據設計輸入文件自動生成?主要用于器件編程、波形仿真、延時分析等所需的數據文件。
（３） 設計仿真是由仿真器和時延分析器利用編譯器產生的數據文件來自動完成邏輯功能仿真和延時特性仿真（時序仿真）的。通過仿真可以發現設計中的錯誤與不足，以便對設計進行修改和完善，使其最終達到設計要求。
（４） 仿真結果正確以后，即可進行器件編程。即通過編程器（Ｐｒｏｇｒａｍｍｅｒ）將設計文件下載到ＦＰＧＡ芯片中。以在實際芯片中進行實際信號的時序驗證?同時就芯片的實際運行性能進行系統測試。
４ ＨＤＢ３的ＣＰＬＤ實現及仿真結果
用ＸＣ
【用XC9572實現HDB3編解碼設計】相關文章：
基于TMS320C549DSP實現CVSD語音編解碼03-07
用AC4830xC和TCM38C17實現四路語音編解碼系統03-18
用MSP430實現的嵌入式因特網終端設計03-18
都市頻道制作網的設計與實現01-07
新聞發布系統的設計和實現03-07
基于PQRM的PACS系統設計與實現03-07
高校信息查詢系統的設計與實現03-28
郵件服務器設計與實現03-08