基于ARM體系的嵌入式系統BSP的程序設計

時間：2024-08-22 22:47:55 理工畢業論文我要投稿

相關推薦

摘要：在介紹基于ARM體系的嵌入式系統啟動流程的基礎上，結合編程實例，詳細、系統地敘述了BSP（板級支持包）程序的各個組成部分及其具體設計方案，并就實際程序設計中的幾個難點問題做了說明。

ARM公司在32位RISC的CPU開發領域不斷取得突破，其結構已經從V3發展到V6。

BSP（Board Support Package）板級支持包介于主板硬件和操作系統之間，其功能與PC機上的BIOS相類似，主要完成硬件初始化并切換到相應的操作系統。BSP是相對于操作系統而言的，不同的操作系統對應于不同定義形式的BSP，例如VxWorks的BSP和Linux的BSP相對于某一CPU來說，盡管實現的功能一樣，可是寫法和接口定義是完全不同的。另外，仔細研究所用的芯片資料也十分重要，例如盡管ARM在內核上兼容，但每家芯片都有自己的特色。所以這就要求BSP程序員對硬件、軟件和操作系統都要有一定的了解。

本文介紹基于ARM體系的嵌入式應用系統初始化部分BSP的程序設計。本文引用的源碼全部是基于HMS320C7202芯片設計，并已成功運行。

1 初始化過程

盡管各種嵌入式應用系統的結構及功能差別很大，但其系統初始化部分完成的操作有很大一部分是相似的。嵌入式系統的啟動流程如圖1所示。

1.1 設置入口指針

啟動程序首先必須定義指針，而且整個應用程序只有一個入口指針。一般地，程序在編譯鏈接時將異常中斷向量表鏈接在0地址處，并且作為整個程序入口點。入口點代碼如下：

ENTRY（_start）；開始

1.2 設置異常中斷向量表

ARM要求中斷向量表必須放置在從0開始、連續8×4字節的空間內。各異常中斷向量地址以及中斷的算是優先級如表1：

表1 各異常中斷的中斷向量地址以及中斷的處理優先級

中斷向量地址異常中斷類型異常中斷模式優先級（6最低）0x0復位特權模式（SVC）10x4未定義中斷未定義指令中止模式（Undef)60x8軟件中斷（SWI）特權模式（SVC）60x0c指令預取中止中止模式50x10數據訪問中止中止模式20x14保留未使用未使用0x18外部中斷請求（IRQ）外部中斷（IRQ）模式40x1c快速中斷請求（FIQ）快速中斷（FIQ）模式3

每當一個中斷發生后，ARM處理器便強制把程序計數器（PC）指針置為向量表中對應中斷類型的地址值。因為每個中斷向量僅占據放置1條ARM指令的空間，所以通常放置1條跳轉指令或向程序計數器（PC）寄存器賦值的數據訪問指令，使程序跳轉到相應的異常中斷處理程序執行。如果異常中斷處理程序起始地址小于32MB，使用B跳轉指令；如果跳轉范圍大于32MB，使用LDR指令。

另外，對于各未用中斷，可使其指向一個只含返回指令的啞函數，以防止錯誤中斷引起系統的混亂。

1.3 初始化存儲系統

初始化存儲系統的編程對象是系統的存儲器控制器，一個系統可能存在多種存儲器類型的接口，不同的存儲系統的設計不盡相同。Flash和SRAM同屬于靜態存儲器類型，可以合用一個存儲器端口；而DRAM因為有動態刷新和地址線復用等特性，通常配有專用的存儲器端口。其中，SDRAM必須在初始化階段進行設置，因為大部分的程序代碼和數據都要在SDRAM中運行。

在HMS30C7202中，與SDRAM配置有關的寄存器有4個：配置寄存器、刷新定時寄存器、寫緩沖寫回寄存器和等待驅動寄存器，需要根據實際的系統設計對此分別加以正確配置。

SDRAM的初始化過程如下：加電→延遲10ms（各具體SDRAM器件延時時間可能不同）→設置配置寄存器參數→延時→寫刷新定時寄存器，設置刷新周期→延時→使能自動刷新→延時→設置模式寄存器（位于SDRAM內部）。

1.4 存儲器地址分布重映射（remap）和MMU

系統一上電，程序將自動從0地址處開始執行。因此，必須保證在0地址處存在正確的代碼，即要求0地址開始入是非易失性的ROM或Flash等。但是因為ROM或Flash的訪問速度相對較慢，每次中斷響應發生后，都要從讀取ROM或Flash上面的向量表開始，影響了中斷響應速度。一般程序執行后將SDRAM映射為地址0，并把系統程序加載到SDRAM中運行，其具體步驟可以采用以下的方案：

（1）上電后，從0地址的ROM開始往下執行；