- 相關推薦
基于FPGA的快速傅立葉變換
摘要：在對FFT（快速傅立葉變換）算法進行研究的基礎上，描述了用FPGA實現FFT的方法，并對其中的整體結構、蝶形單元及性能等進行了分析。傅立葉變換是數字信號處理中的基本操作，廣泛應用于表述及分析離散時域信號領域。但由于其運算量與變換點數Ｎ的平方成正比關系，因此，在Ｎ較大時，直接應用ＤＦＴ算法進行譜變換是不切合實際的。然而，快速傅立葉變換技術的出現使情況發生了根本性的變化。本文主要描述了采用ＦＰＧＡ來實現２ｋ／４ｋ／８ｋ點ＦＦＴ的設計方法。
１ 整體結構
一般情況下，Ｎ點的傅立葉變換對為：
其中，ＷＮ＝ｅｘｐ(－２ ｐｉ／Ｎ)。Ｘ(ｋ)和ｘ(ｎ)都為復數。與之相對的快速傅立葉變換有很多種,如ＤＩＴ(時域抽取法)、ＤＩＦ（頻域抽取法）、Ｃｏｏｌｅｙ－Ｔｕｋｅｙ和Ｗｉｎｏｇｒａｄ等。對于２ｎ傅立葉變換，Ｃｏｏｌｅｙ－Ｔｕｋｅｙ算法可導出ＤＩＴ和ＤＩＦ算法。本文運用的基本思想是Ｃｏｏｌｅｙ－Ｔｕｋｅｙ算法，即將高點數的傅立葉變換通過多重低點數傅立葉變換來實現。雖然ＤＩＴ與ＤＩＦ有差別，但由于它們在本質上都是一種基于標號分解的算法，故在運算量和算法復雜性等方面完全一樣，而沒有性能上的優劣之分，所以可以根據需要任取其中一種，本文主要以ＤＩＴ方法為對象來討論。
Ｎ＝８１９２點ＤＦＴ的運算表達式為：
式中，ｍ＝(４ｎ１＋ｎ２)(２０４８ｋ１＋ｋ２)(ｎ＝４ｎ１＋ｎ２，ｋ＝２０４８ｋ１＋ｋ２)其中ｎ１和ｋ２可取０,１,．．．,２０４７,ｋ１和ｎ２可取０,１,２,３。
由式（３）可知，８ｋ傅立葉變換可由４×２ｋ的傅立葉變換構成。同理，４ｋ傅立葉變換可由２×２ｋ的傅立葉變換構成。而２ｋ傅立葉變換可由１２８×１６的傅立葉變換構成。１２８的傅立葉變換可進一步由１６×８的傅立葉變換構成，歸根結底，整個傅立葉變換可由基２、基４的傅立葉變換構成。２ｋ的ＦＦＴ可以通過５個基４和１個基２變換來實現；４ｋ的ＦＦＴ變換可通過６個基４變換來實現；８ｋ的ＦＦＴ可以通過６個基４和１個基２變換來實現。也就是說：ＦＦＴ的基本結構可由基２／４模塊、復數乘法器、存儲單元和存儲器控制模塊構成，其整體結構如圖１所示。
圖１中，ＲＡＭ用來存儲輸入數據、運算過程中的中間結果以及運算完成后的數據，ＲＯＭ用來存儲旋轉因子表。蝶形運算單元即為基２／４模塊，控制模塊可用于產生控制時序及地址信號，以控制中間運算過程及最后輸出結果。
２ 蝶形運算器的實現
基４和基２的信號流如圖２所示。圖中，若Ａ＝ｒ０＋ｊ＊ｉ０，Ｂ＝ｒ１＋ｊ＊ｉ１，Ｃ＝ｒ２＋ｊ＊ｉ２，Ｄ＝ｒ３＋ｊ＊ｉ３是要進行變換的信號，Ｗｋ０＝ｃ０＋ｊ＊ｓ０＝１，Ｗｋ１＝ｃ１＋ｊ＊ｓ１，Ｗｋ２＝ｃ２＋ｊ＊ｓ２，Ｗｋ３＝ｃ３＋ｊ＊ｓ３為旋轉因子，將其分別代入圖２中的基４蝶形運算單元，則有：
Ａ′＝[ｒ０＋(ｒ１×ｃ１－ｉ１×ｓ１)＋(ｒ２×ｃ２－ｉ２×ｓ２)＋(ｒ３×ｃ３－ｉ３×ｓ３)]＋ｊ[ｉ０＋(ｉ１×ｃ１＋ｒ１×ｓ１)＋(ｉ２×ｃ２＋ｒ２×ｓ２)＋(ｉ３×ｃ３＋ｒ３×ｓ３)]? （４）
Ｂ′＝[ｒ０＋(ｉ１×ｃ１＋ｒ１×ｓ１)－(ｒ２×ｃ２－ｉ２×ｓ２)－(ｉ３×ｃ３＋ｒ３×ｓ３)]＋ｊ[ｉ０－(ｒ１×ｃ１－ｉ１×ｓ１)－(ｉ２×ｃ２＋ｒ２×ｓ２)＋(ｒ３×ｃ３－ｉ３×ｓ３)] (５）
Ｃ′＝[ｒ０－(ｒ１×ｃ１－ｉ１×ｓ１)＋(ｒ２×ｃ２－ｉ２×ｓ２)－(ｒ３×ｃ３－ｉ３×ｓ３)]＋ｊ[ｉ０－(ｉ１×ｃ１＋ｒ１×ｓ１)＋(ｉ２×ｃ２＋ｒ２×ｓ２)－(ｉ３×ｃ３＋ｒ３×ｓ３)] （６）
Ｄ′＝[ｒ０－(ｉ１×ｃ１＋ｒ１×ｓ１)－(ｒ２×ｃ２－ｉ２×ｓ２)＋(ｉ３×ｃ３＋ｒ３×ｓ３)]＋ｊ[ｉ０＋(ｒ１×ｃ１－ｉ１×ｓ１)－(ｉ２×ｃ２＋ｒ２×ｓ２)－(ｒ３×ｃ３－ｉ３×ｓ３)]? （７）
而在基２蝶形中，Ｗｋ０和Ｗｋ２的值均為１，這樣，將Ａ，Ｂ，Ｃ和Ｄ的表達式代入圖２中的基２運算的四個等式中，則有：
Ａ′＝ｒ０＋(ｒ１×ｃ１－ｉ１×ｓ１)＋ｊ[ｉ０＋(ｉ１×ｃ１＋ｒ１×ｓ１)]? （８）
Ｂ′＝ｒ０－ (ｒ１×ｃ１－ｉ１×ｓ１)＋ｊ[ｉ０－(ｉ１×ｃ１＋ｒ１×ｓ１)] （９）
Ｃ′＝ｒ２＋(ｒ３×ｃ３－ｉ３×ｓ３)＋ｊ[ｉ０＋(ｉ３×ｃ３＋ｒ３×ｓ３)]? （１０）
Ｄ′＝ｒ２－(ｒ３×ｃ３－ｉ３×ｓ３)＋ｊ[ｉ０－(ｉ３×ｃ３＋ｒ３×ｓ３)]? （１１）
在上述式（４）～（１１）中有很多類同項，如ｉ１×ｃ１＋ｒ１×ｓ１和ｒ１×ｃ１－ｉ１×ｓ１等，它們僅僅是加減號的不同，其結構和運算均類似，這就為簡化電路提供了可能。同時，在蝶形運算中，復數乘法可以由實數乘法以一定的格式來表示，這也為設計復數乘法器提供了一種實現的途徑。
以基４為例，在其運算單元中，實際上只需做三個復數乘法運算，即只須計算ＢＷｋ１、ＣＷｋ２和ＤＷｋ３的值即可，這樣在一個基４蝶形單元里面，最多只需要３個復數乘法器就可以了。在實際過程中，在不提高時鐘頻率下，只要將時序控制好?便可利用流水線（Ｐｉｐｅｌｉｎｅ）技術并只用一個復數乘法器就可完成這三個復數乘法，大大節省了硬件資源。
圖2 基2和基4蝶形算法的信號流圖
３ ＦＦＴ的地址
ＦＦ
【基于FPGA的快速傅立葉變換】相關文章：
基于EDA技術的FPGA設計03-18
基于FPGA的HDLC通信模塊的實現05-14
基于FPGA的智能誤碼測試儀03-21
基于FPGA的快速并行FFT及其在空間太陽望遠鏡圖像鎖定系統中的應03-18
基于小波變換的諧波檢測法03-28
基于HOUGH變換的雷達圖像圓檢測03-07