<dfn id="w48us"></dfn><ul id="w48us"></ul>
  • <ul id="w48us"></ul>
  • <del id="w48us"></del>
    <ul id="w48us"></ul>
  • 基于Z85C30的多協議串行通信設計

    時間:2024-06-19 09:08:28 理工畢業論文 我要投稿
    • 相關推薦

    基于Z85C30的多協議串行通信設計

    摘要:簡要從硬件和軟件兩方面介紹一種嵌入式的多協議串行通信設計方案。該設計方案采用多協議串行通信控制器Z85C30及外圍電路開發,通過軟件編程,可滿足各種串行通信要求,如異步、按字節同步、按位同步等通信格式。

    引言

    我們在嵌入式系統的開發過程中,經常需要設計串行通信口,用以同其它設備或計算機網絡交換數據。針對不同的應用場合及不同的通信格式,在硬件設計方面有許多不同的芯片可供選擇,如Intel 8251A、Intel 8274、Intel 82530等。采用ZILOG公司的串行通信控制器Z85C30進行設計,和其它器件相比,具有功能強、速度快、外部邏輯少等優點。

    1 串行通信控制器Z85C30介紹

    Z85C30是ZILOG公司推出的一種串行通信控制器(SCC)。它具有雙通道,適用于8位、16位處理器的系統,能夠完成串行到并行、并行到串行的轉換。Z85C30能夠處理諸如異步格式、面向字節的同步規程(如IBM雙同步規程)、面向比特的同步規程(如HDLC、SDLC);能夠產生、檢查CRC循環冗余檢驗碼。

    Z85C30每個通道有14個寫寄存器、7個讀寄存器。通過對其編程,可將通信控制器配置滿足各種格式,如數據長度、停止位的位數、有無奇偶檢驗等。

    1.1 Z850C30主要性能

    ①同步速率。16MHz時鐘下,傳輸速率達4Mb/s;使用16MHz時鐘,傳輸速率達1Mb/s(FM編碼);使用16MHz時鐘,傳輸速率達500Kb/s(NRZI編碼)。

    ②異步性能。每個字符5、6、7或8位;1/2或2位停止位;奇或偶校驗;1、16、32、64倍時鐘格式;斷點產生和測試;奇偶、超載和幀出錯測試。

    ③按字節同步性能。內同步或外同步;1或2個同步字符;自動CRC產生、測試。

    ④SDLC/HDLC性能。異常中止序列的產生和檢測;“0”的自動插入和刪除,報文間標志的自動插入,地址段的識別,信息段剩余管理,CRC產生、測試;具有EOP識別/循不入口和出口的SDLC方式;可選NRZ、NRZI、曼徹斯特或FM編/解碼;具有時鐘恢復能力的數字鎖相環;具有自動回波和局部回送的診斷能力。

    另外,Z85C30能在SDLC/HDLC方式下更高效地工作,如果有10×19位SDLC/HDLC幀狀態FIFO,14位SDLC/HDLC幀計數器,自動SDLC/HDLC標志發送,自動復位SDLC/HDLC Underrun/EOM標志,自動預置SDLC/HDLC CRC等。

    1.2 Z85C30主要引腳簡介

    Z85C30引腳按功能分為7組:數據地址總線、總線時序和復位、控制引腳、中斷控制、串行數據、通道控制引腳和時鐘引腳,如圖1所示。Z85C30引腳定義如圖2所示。

    D7~D0:數據地址總線,用于傳送命令和數據。

    RD、WR:讀、寫信號,用于對Z85C30的寄存器操作,低電平有效。

    CE:片選信號。

    A/B:A、B通道選擇,低電平表示選擇B通道,高電平選擇A通道。

    D/C:數據/控制選擇,高電平表示與85C30之間傳輸的是數據,低電平表示與85C30間傳輸的是命令信號。

    INT:中斷請求,低電平有效,當SCC需要申請中斷時,該信號有效。

    INTACK:中斷響應,低電平有效。

    IEI:中斷允許輸入。輸入,高電平有效。當有多個中斷源時,IEI和IEO一起組成中斷順序鏈優先級排隊電路。

    IEO:中斷允許輸出。輸出,高電平有效。

    PCLK:時鐘輸入,用來同步內部信號,是標準的TTL電平信號。

    TxD、RxD:發送、接收數據,分A、B兩個通道。

    TRxC、RTxC:通道時鐘,它們能被編程為幾種不同的操作械。RTxC能提供接收時鐘或傳送時鐘(在輸入方式),能提供傳輸時鐘計數器輸出(數據鎖相器)、晶體振蕩器輸出、波特率發生器輸出和輸入時鐘輸出(它們都是在輸出方式)。RTxC能提供接收時鐘、傳送時鐘、波特率發生器時鐘、數字鎖相環時鐘。

    1.3 Z85C30的接口時序

    RD和WR是總線傳輸的兩個控制信號。CE、D/C、A/B和INTACK用于控制總線傳輸的類型。總線上傳輸的地址在有效后,RD和WR才變低。CE、WR和CE、RD鎖存地址的時序是一致的。

    (1)讀周期時序

    在RD和CE有效時,A/B和D/C上的地址被鎖存。在此周期內CE必須保持低,并且INTACK必須保持高。Z85X30的總線驅動設備只有在RD和CE都有效地才使能。在讀操作用D/C為高時,不會影響指針的狀態。當D/C為低且在內部操作完成后,指針復位到0。

    (2)寫周期時序

    在CE和WR有效時,A/B、D/C和數據D7~D0同時被鎖存。在此周期內CE必須保持低,并且INTACK必須保持高。在寫操作且D/C為高時,不會影響指針的狀態。當D/C為低且在內部操作完畢后,指針復位到0。

    (3)中斷響應周期

    當INTACK為低時,進入中斷響應周期。這個A/B、D/C、CE、WR信號都被忽略。

    1.4 Z85X30寄存器訪問

    訪問寄存器有兩個步驟,是使用寄存器指針來完成尋址的。為尋址一個指定的寄存器,先通過寫入WR0的指針位來指定寄存器。因為Z85X30只有唯一的寄存器設置存在,因此,可以從兩個通道中的任意一個將指針寫入。當指針寫入后,再次的讀或寫周期(當D/C為低時)將存取剛才指定的寄存器。在讀和寫周期結束

    基于Z85C30的多協議串行通信設計

    【基于Z85C30的多協議串行通信設計】相關文章:

    多費率電能表中基于單片機串行口紅外通信的設計12-05

    異步串行通信接口的IP核設計03-18

    一種基于鐵電存儲器的雙機串行通信技術03-18

    基于串行外設接口(SPI)的CAN總線隔離擴展設計03-18

    基于VC++串行通信的無刷直流電機監控系統03-29

    基于 DSP 的網絡通信程序設計03-20

    基于VB6.0的MSComm通信方法設計03-20

    基于通信器S1503的門禁系統的設計03-19

    基于雙口RAM的LonWorks智能通信節點設計03-18

    主站蜘蛛池模板: 日韩精品极品视频在线观看免费| 久久精品国产亚洲AV嫖农村妇女| 亚洲永久精品ww47| 99国产欧美久久久精品蜜芽 | 国产成人AV无码精品| 亚洲AV成人精品网站在线播放 | 亚洲精品免费在线观看| 久久er99热精品一区二区| 久久久精品无码专区不卡| 国产在线不卡午夜精品2021| 无码国产精品一区二区免费模式| 精品熟女少妇aⅴ免费久久| 久久精品国产99国产精偷| 国语自产少妇精品视频| 亚洲精品乱码久久久久久久久久久久| 国产偷伦精品视频| 911亚洲精品国内自产| 国产成人精品日本亚洲18图| 乱精品一区字幕二区| 亚洲国产精品ⅴa在线观看| 精品一区二区三区在线观看| 成人国内精品久久久久影院VR| 99免费精品视频| 国产网红无码精品视频| 十八18禁国产精品www| 亚洲国产精品综合久久网络| 久久久精品人妻无码专区不卡 | 蜜桃麻豆www久久国产精品 | 国产精品久久久久影院嫩草| 国产一精品一AV一免费| 无码精品人妻一区二区三区漫画 | 国产日韩一区在线精品欧美玲| 久久国产精品99精品国产| 亚洲精品色午夜无码专区日韩| 亚洲精品二三区| 四虎成人精品在永久在线| 久久青青草原精品国产不卡| 国产偷国产偷高清精品| 久久激情亚洲精品无码?V| 精品成人一区二区三区四区| 国产午夜亚洲精品理论片不卡|