- 相關推薦
基于FPGA的智能誤碼測試儀
摘要：誤碼儀是評估信道性能的基本測量儀器。先從誤碼儀的基本框圖入手，介紹其中各個功能模塊的作用；之后著重討論誤碼儀中關鍵模塊的實現方法；最后介紹誤碼儀的外圍附件和擴展能力。在實際工作中，常常需要誤碼儀能測試多種信道。但是目前市面上所銷售的誤碼儀大多只能測試電信部門的標準通信信道，低速以一、二次群為主，高速可達ＳＤＨ信道速率；且價格昂貴、體積偏大，不能用于測試實際工作中大量存在的專用信道或自行架設的信道。這類信道多為水文監測、氣象預報等特殊用途而設計，一般對傳輸系統的可靠性要求較高。
本文所介紹的智能誤碼儀在設計時特別考慮了這類信道的測試要求。它結合ＦＰＧＡ及單片機的結構特點進行編程，可在較寬的速率范圍內（１５０ｂｉｔ／ｓ～２．０４８Ｍｂｉｔ／ｓ）實現智能位同步和快速碼序列同步。用戶不僅可以從ＬＣＤ上了解信道的誤碼情況，還可以通過儀器與ＰＣ機連接，在個人電腦上看到某段時間內的誤碼率折線圖和其它誤碼信息，并以此來了解系統的誤碼發生情況。為了便于在無人值守的情況下進行誤碼測試，該誤碼儀內置了大容量的Ｅ２ＰＲＯＭ，可以保存被測系統最后４０００次的誤碼事件（包括時間及誤碼率大�。Ｓ捎谠O計時采用了ＦＰＧＡ、單片機等大規模集成電路，該誤碼儀不僅體積小巧（采用貼片元件時僅香煙盒大�。页杀镜土⒐δ軓姶螅哂休^高的實用價值和市場價值。
１ 誤碼儀總體框圖及誤碼測試原理
１．１ 誤碼儀整體結構
圖１是該誤碼儀的整體設計框圖。
ｍ序列發生模塊的主要功能是根據用戶的速率要求產生測試序列——ｍ序列。實際設計時，采用ＣＣＩＴＴ建議的用于低速數據傳輸設備測試誤碼的ｍ序列，其特征多項式為Ｘ９＋Ｘ５＋１，周期為５１２。在外部附件的支持下，它還可以進行多種碼型變換和調制解調。
位同步模塊的主要功能是從傳來的碼元中提取位同步信息——碼元時鐘?并將這一時鐘提供給本地序列同步模塊，以便在本地恢復出與測試序列同步的檢驗序列。
序列比較模塊用于比較檢驗序列與測試序列的一致性。通過比較就能知道經過被測信道傳輸后測試序列中有多少碼元產生了錯誤，并以此評估被測信道的性能。由于ｍ序列是周期序列，所以測試序列與檢驗序列的比較必須在周期的同一位置開始進行（即同相）。這也是本地序列同步模塊的另一項重要功能。完成了序列比較后，
序列比較模塊將實時地把傳輸的總碼元數和誤碼數傳送給單片機。
單片機是整個誤碼儀的核心，它根據用戶的選擇控制各模塊的正常工作，并根據各模塊提供的狀態向用戶發出誤碼事件、狀態告警、故障提示等信息。在加電時對ＦＰＧＡ進行配置也是單片機的一項重要任務。實際設計時選用了性價比極高的ＦＰＧＡ——Ａｌｔｅｒａ公司的ＦＬＥＸ１０Ｋ１０。該器件的配置文件有１５Ｋ字節，因此選用了大容量的通用單片機ＡＴ８９Ｃ５５。存儲器及時鐘為用戶查詢誤碼信息提供了方便，為了簡化電路設計，選用了Ｉ２Ｃ總線方式的Ｅ２ＰＲＯＭ（２４ＬＣ１２８）和專用時鐘芯片（ＰＣＦ８５６３）。
１．２ 主要模塊特點
在設計該誤碼儀時，根據ＦＰＧＡ的結構特點進行編程，采用了獨特的算法，使該誤碼儀中位同步模塊和本地序列同步模塊具有較強的智能處理能力。
位同步模塊可自適應地提取并跟蹤位同步時鐘。由于誤碼儀需要對多種非標準信道進行測試，因此它必須能在較寬的速率范圍內工作。在位同步模塊中采用了新型數字鎖相算法，使該誤碼儀能在不知道發端發送速率的情況下對信號進行快速而準確的位同步處理。在單片機的配合下，還可向用戶提供無信號提示、失步告警等多種信息。
本地序列同步模塊可實現快速序列同步。完成位同步后，誤碼儀還需進行序列同步。為了減少序列同步的時間，設計了快速序列同步算法，使誤碼儀能在不知道發送端ｍ序列發生器初始狀態的情況下進行快速盲同步，并提供序列失步告警和序列失步后快速恢復功能。因此，該誤碼儀不僅可以用于對信道進行閉環測試，而且還能方便地進行開環測試。
１．３ 誤碼儀基本測試過程
ｍ序列發生模塊首先根據用戶的速率要求發送測試序列。該序列經過被測信道傳輸后到達接收端，并送入位于ＦＰＧＡ內的位同步模塊。位同步模塊恢復碼元時鐘成功后，會將這一時鐘送至其它模塊，并通知單片機位同步成功。其它模塊利用本地時鐘完成檢驗序列恢復、同步及比較，并由此得到誤碼信息：誤碼數和總碼數。該信息實時傳送給單片機后，單片機每隔１秒進行一次誤碼率的計算，并將具體日期、時間和誤碼率大小顯示在ＬＣＤ上。如果誤碼率大于０則認為發生了一次誤碼事件，單片機會將此事件發生的時間和誤碼率的大小記錄在儲存器內，并通過ＲＳ２３２串口上傳至ＰＣ機。
２ 核心部分設計
ＦＰＧＡ中的位同步模塊和序列同步模塊是實現誤碼儀的關鍵。這兩個模塊設計得好壞直接影響著誤碼儀的整體性能。同時，誤碼儀智能能力的實現也離不開單片機的有效工作。
２．１ 位同步模塊
實際應用中，由于不同的被測信道采用不同的技術，因此其傳輸方式、傳輸速率、復雜程度都各不相同。這就要求誤碼儀中的位同步模塊具有較強的適應能力。一般常見的同步方法如插入導頻法、濾波法等都無法滿足信道多變的要求?５?。為此，根據數字鎖相環的基本原理并結合ＦＰＧＡ的結構特點，研究了一種自適應的智能鎖相算法，該算法可使誤碼儀在較寬的速率范圍內對信號時鐘進行智能提取和跟蹤，具有較高的實用價值。
【基于FPGA的智能誤碼測試儀】相關文章：
一種基于FPGA的誤碼性能測試方案03-18
基于FPGA的集成運放參數測試儀03-07
基于EDA技術的FPGA設計03-18
基于FPGA的快速傅立葉變換03-19
基于FPGA的HDLC通信模塊的實現05-14
基于FPGA的前端圖像采集卡的設計11-22
基于微處理器的FPGA配置方案03-07
基于FPGA的DDS信號發生器的設計03-03