混合基FFT處理器的設(shè)計與Verilog實現(xiàn)

混合基FFT處理器的設(shè)計與Verilog實現(xiàn)

全部作者： 王靖琰 曹新民 第1作者單位： 中國科學(xué)院上海應(yīng)用物理研究所 論文摘要： 本文介紹了混合基FFT算法的基本原理，用Verilog語言設(shè)計和實現(xiàn)了1個6點混合基 FFT處理器，實驗結(jié)果證明本處理器能正確地完成6點FFT變換。 關(guān)鍵詞： 混合基FFT；流水線處理器；可編程邏輯器件；Verilog (瀏覽全文) 發(fā)表日期： 2008年02月25日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【混合基FFT處理器的設(shè)計與Verilog實現(xiàn)】相關(guān)文章：

DMB-T系統(tǒng)中FFT處理器的研究和硬件實現(xiàn)03-07

FFT算法的研究與DSP實現(xiàn)03-07

固定幾何結(jié)構(gòu)的FFT算法及其FPGA實現(xiàn)03-18

基于Cyclone系列FPGA的1024點FFT算法的實現(xiàn)03-07

AR模型LPC系數(shù)的DSP提取與Lattice結(jié)構(gòu)的Verilog實現(xiàn)03-07

2k-8k FFT處理器ROM面積的優(yōu)化03-30

用SP061A實現(xiàn)心電數(shù)據(jù)的FFT與壓縮03-18

基于FFT和數(shù)字濾波的信號處理軟件實現(xiàn)11-22

在DSP處理器上并行實現(xiàn)ATR算法03-18