- 相關(guān)推薦
FPGA的原理和設(shè)計
今天，數(shù)字電子系統(tǒng)的設(shè)計方法及設(shè)計手段都發(fā)生了根本性變化，正由分立數(shù)字電路向可編程邏輯器件(PLD，ProgrammableLogic Device)及專用集成電路(ASIC，Application Specific IntegratedCircuit)轉(zhuǎn)變。FPGA與CPLD(Programmable LogicDevice，復(fù)雜可編程邏輯器件)都屬于PLD的范疇，它們在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中正占據(jù)越來越重要的地位。
FPGA是由用戶編程來實現(xiàn)所需邏輯功能的數(shù)字集成電路，它不僅具有設(shè)計靈活、性能高、速度快等優(yōu)勢，而且上市周期短、成本低廉。FPGA設(shè)計與ASIC前端設(shè)計十分類似，在領(lǐng)域中FPGA應(yīng)用日益普及，已成為集成電路中最具活力和前途的產(chǎn)業(yè)。同時，隨著設(shè)計技術(shù)和制造工藝的完善，器件性能、集成度、工作頻率等指標(biāo)不斷提升，F(xiàn)PGA已越來越多地成為系統(tǒng)級芯片設(shè)計的首選。
FPGA由PAL(可編程陣列邏輯)、GAL(通用陣列邏輯)發(fā)展而來，其基本設(shè)計思想是借助于EDA開發(fā)工具，用原理圖、狀態(tài)機、布爾表達式、硬件描述語言等方法進行系統(tǒng)功能及算法描述，設(shè)計實現(xiàn)并生成編程文件，最后通過編程器或下載用目標(biāo)器件來實現(xiàn)。
FPGA器件采用邏輯單元陣列(LCA，Logic CellArray)結(jié)構(gòu)、SDRAM工藝，其中LCA由三類可編程單元組成。
(1)可配置邏輯塊(CLB，Configurable LogicBlock)：被稱為核心陣列，是實現(xiàn)自定義邏輯功能的基本單元，散布于整個芯片;
(2)輸入/輸出模塊(IOB，Input/OutputBlock)：排列于芯片四周，為內(nèi)部邏輯與器件封裝引腳之間提供可編程接口;
(3)可編程互連資源(PI，Programmable Interconnect)：包括不同長度的連線線段及連接，其功能是將各個可編程邏輯塊或I/O塊連接起來以構(gòu)成特定電路。
全球生產(chǎn)FPGA的廠家很多，但影響力最大的是Xilinx公司和Altera公司，世界上第一片F(xiàn)PGA是在20世紀(jì)80年代中期Xilinx公司率先推出的。不同廠家生產(chǎn)的FPGA在可編程邏輯塊的規(guī)模、內(nèi)部互連線結(jié)構(gòu)及所采用的可編程元件上存在較大差異，實際使用時應(yīng)注意區(qū)分
FPGA設(shè)計包括描述層次及描述領(lǐng)域兩方面內(nèi)容。通常設(shè)計描述分為6個抽象層次，從高到低依次為：系統(tǒng)層、算法層、寄存器傳輸層、邏輯層、電路層和版圖層。對每一層又分別有三種不同領(lǐng)域的描述：行為域描述、結(jié)構(gòu)域描述和物理域描述。
系統(tǒng)層是系統(tǒng)最高層次的抽象描述，針對于電子系統(tǒng)整體性能。算法層又稱為行為層，它是在系統(tǒng)級性能分析和結(jié)構(gòu)劃分后對每個模塊的功能描述。算法層所描述的功能、行為最終要用數(shù)字電路來實現(xiàn)。而數(shù)字電路本質(zhì)上可視為由寄存器和組合邏輯電路組成，其中寄存器負(fù)責(zé)信號存儲，組合邏輯電路負(fù)責(zé)信號傳輸。寄存器傳輸層描述正是從信號存儲、傳輸?shù)慕嵌热ッ枋稣麄�系統(tǒng)。寄存器和組合邏輯本質(zhì)上是由邏輯門構(gòu)成，邏輯層正是從邏輯門組合及連接角度去描述整個系統(tǒng)。
FPGA各個描述層次及綜合技術(shù)關(guān)系如圖1所示。傳統(tǒng)的綜合工具是將寄存器傳輸級(RTL)的描述轉(zhuǎn)化為門級描述。隨著以行為設(shè)計為主要標(biāo)志的新一代系統(tǒng)設(shè)計理論的不斷成熟，能夠?qū)⑾到y(tǒng)行為級描述轉(zhuǎn)化為RTL描述的高層次綜合技術(shù)不斷涌現(xiàn)。
作為現(xiàn)代集成電路設(shè)計的重點與熱點，F(xiàn)PGA設(shè)計一般采用自頂向下、由粗到細(xì)、逐步求精的方法。設(shè)計最頂層是指系統(tǒng)的整體要求，最下層是指具體的邏輯電路實現(xiàn)。自頂向下是將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大則進一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個系統(tǒng)中各子模塊關(guān)系合理、便于設(shè)計實現(xiàn)為止。
【FPGA的原理和設(shè)計】相關(guān)文章：
臥室裝修設(shè)計原理03-18
室內(nèi)設(shè)計的原理03-15
服裝色彩搭配的原理和技巧11-10
服裝設(shè)計形式美基本原理和法則02-19
原理圖設(shè)計基礎(chǔ)簡介03-10
平面設(shè)計編排構(gòu)成原理03-18
淺談室內(nèi)設(shè)計的原理02-28
人力資源中薪酬設(shè)計的原理03-15
人力資源中薪酬設(shè)計原理03-17