<dfn id="w48us"></dfn><ul id="w48us"></ul>
  • <ul id="w48us"></ul>
  • <del id="w48us"></del>
    <ul id="w48us"></ul>
  • 常見的硬件筆試面試題目

    時間:2024-07-05 19:51:38 綜合指導(dǎo) 我要投稿
    • 相關(guān)推薦

    常見的硬件筆試面試題目

      [常見的硬件筆試面試題目1]

    常見的硬件筆試面試題目

      建立時間(Setup Time)和保持時間(Hold time),常見的硬件筆試面試題目1。建立時間是指在時鐘邊沿前,數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。見圖1。

      如果不滿足建立和保持時間的話,那么DFF將不能正確地采樣到數(shù)據(jù),將會出現(xiàn)metastability的情況。

      如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間,那么超過量就分別被稱為建立時間裕量和保持時間裕量。

      圖1 建立時間和保持時間示意圖

      2什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?

      在組合邏輯中,由于門的輸入信號通路中經(jīng)過了不同的延時,導(dǎo)致到達該門的時間不一致叫競爭。

      產(chǎn)生毛刺叫冒險。

      如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。

      解決方法:一是添加布爾式的消去項,二是在芯片外部加電容。

      3   用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路?

      Verilog描述:

      module divide2( clk , clk_o, reset);

      input      clk , reset;

      output    clk_o;

      wire in;

      reg out ;

      always @ ( posedge clk or posedge reset)

      if ( reset)

      out <= 0;

      else

      out <= in;

      assign in = ~out;

      assign clk_o = out;

      endmodule

      圖形描述:

      4 什么是"線與"邏輯,要實現(xiàn)它,在硬件特性上有什么具體要求?

      線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上,要用oc門來實現(xiàn),由于不用oc門可能使灌電流過大,而燒壞邏輯門。

      同時在輸出端口應(yīng)加一個上拉電阻,

      5 什么是同步邏輯和異步邏輯?

      同步邏輯是時鐘之間有固定的因果關(guān)系。

      異步邏輯是各時鐘之間沒有固定的因果關(guān)系。

      6 請畫出微機接口電路中,典型的輸入設(shè)備與微機接口邏輯示意圖(數(shù)據(jù)接口、控制接口、所存器/緩沖器)。

      7 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?

      12,5,3.3

      TTL和CMOS不可以直接互連,由于TTL是在0.3-3.6V之間,而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

      8 可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要,請問:你所知道的可編程邏輯器件有哪些?

      PAL,PLD,CPLD,F(xiàn)PGA。

      9 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。

      module dff8(clk , reset, d, q);

      input         clk;

      input         reset;

      input   [7:0] d;

      output [7:0] q;

      reg    [7:0] q;

      always @ (posedge clk or posedge reset)

      if(reset)

      q <= 0;

      else

      q <= d;

      endmodule

      10   設(shè)想你將設(shè)計完成一個電子電路方案。請簡述用EDA軟件(如PROTEL)進行設(shè)計(包

      括原理圖和PCB圖)到調(diào)試出樣機的整個過程。在各環(huán)節(jié)應(yīng)注意哪些問題?

      電源的穩(wěn)定上,電容的選取上,以及布局的大小。

      11 用邏輯門和cmos電路實現(xiàn)ab+cd

      12 用一個二選一mux和一個inv實現(xiàn)異或

      13 給了reg的setup,hold時間,求中間組合邏輯的delay范圍。

      Delay < period - setup - hold

      14 如何解決亞穩(wěn)態(tài)

      亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時,既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間,觸發(fā)器輸出一些中間級電平,或者可能處于振蕩狀態(tài),并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。

        15 用verilog/vhdl寫一個fifo控制器

      〔常見的硬件筆試面試題目1〕


    【常見的硬件筆試面試題目】相關(guān)文章:

    大唐電信面試最常見的筆試題目!11-19

    星網(wǎng)銳捷硬件開發(fā)的筆試題目11-21

    中興筆試+面試題目11-21

    護士面試筆試題目11-23

    邁瑞筆試題目硬件研發(fā)工程師11-21

    中興09天津硬件筆試題目分享11-21

    小升初面試筆試及面試題目11-21

    校園編輯面試筆試題目11-21

    常見面試題目11-21

    求職面試常見題目及回答技巧11-20

    主站蜘蛛池模板: 国产夫妇精品自在线| 国产成人无码精品一区在线观看| 国产精品高清视亚洲精品| 精品国产午夜肉伦伦影院| 精品国产乱码久久久久久1区2区 | 亚洲国产成人久久精品99| 亚洲国产精品人久久| 亚洲国产一二三精品无码| 亚洲精品自产拍在线观看动漫| 亚洲AV永久无码精品网站在线观看| 国产精品九九久久免费视频| 国产精品成人观看视频国产 | 国产精品美女久久久久网| 亚洲精品亚洲人成人网| 精品人妻少妇一区二区三区| 久久精品免费观看| 国产精品丝袜黑色高跟鞋| 自拍偷自拍亚洲精品被多人伦好爽| 国产精品日日摸夜夜添夜夜添1国产精品va欧美精 | 亚洲国产精品丝袜在线观看| 国产精品粉嫩美女在线观看| 久久精品国产91久久综合麻豆自制| 日韩精品极品视频在线观看免费| 久久精品成人一区二区三区| 精品国产美女福利到在线不卡| 漂亮人妻被黑人久久精品| 午夜精品久久久久久久无码| 国产综合精品蜜芽| 99久久99久久精品国产片| 精品九九人人做人人爱| 996久久国产精品线观看| 久久99国产综合精品女同| 骚片AV蜜桃精品一区| 中文字幕精品视频在线| 亚洲AⅤ永久无码精品AA| 久久精品成人欧美大片| 国产一区二区三区精品视频 | 综合国产精品第一页| 免费人成在线观看欧美精品| 国内精品伊人久久久久影院对白| 91久久精品电影|